Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Platform to Analyze DDR3 DRAM's Power and Retention Time., , , , und . IEEE Des. Test, 34 (4): 52-59 (2017)Real-Time Energy Efficient Hand Pose Estimation: A Case Study., , , , , , , und . Sensors, 20 (10): 2828 (2020)A Novel DRAM-Based Process-in-Memory Architecture and its Implementation for CNNs., , , , , , , und . ASP-DAC, Seite 35-42. ACM, (2021)Improving the error behavior of DRAM by exploiting its Z-channel property., , , , , und . DATE, Seite 1492-1495. IEEE, (2018)A Lean, Low Power, Low Latency DRAM Memory Controller for Transprecision Computing., , , , , und . SAMOS, Volume 11733 von Lecture Notes in Computer Science, Seite 429-441. Springer, (2019)Fast validation of DRAM protocols with timed petri nets., , , , , und . MEMSYS, Seite 133-147. ACM, (2019)An In-DRAM Neural Network Processing Engine., , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)The NWRD Dataset: An Open-Source Annotated Segmentation Dataset of Diseased Wheat Crop., , , , , , , und . Sensors, 23 (15): 6942 (August 2023)A Memory Centric Architecture of the Link Assessment Algorithm in Large Graphs., , , , , , und . IEEE Des. Test, 35 (1): 7-15 (2018)Efficient Hardware Architectures for 1D- and MD-LSTM Networks., , , , , und . J. Signal Process. Syst., 92 (11): 1219-1245 (2020)