( en | de | ru )

 

Disambiguierung von "Monreal, Teresa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MNEMOSENE++: Scalable Multi-Tile Design with Enhanced Buffering and VGSOT-MRAM based Compute-in-Memory Crossbar Array.

, , , , , , , , , , und . ICECS, Seite 1-5. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gerhard Monreal

Angela Monreal

Alfred Monreal

Klaus Monreal

Simone Monreal

 

Weitere Publikationen von Autoren mit dem selben Namen

Speculative early register release., , , und . Conf. Computing Frontiers, Seite 291-302. ACM, (2006)Near-optimal replacement policies for shared caches in multicore processors., , , , und . J. Supercomput., 77 (10): 11756-11785 (2021)Hardware support for early register release., , , und . IJHPCN, 3 (2/3): 83-94 (2005)Forecasting lifetime and performance of a novel NVM last-level cache with compression., , , , und . CoRR, (2022)Late Allocation and Early Release of Physical Registers., , , , und . IEEE Trans. Computers, 53 (10): 1244-1259 (2004)Dynamic Register Renaming Through Virtual-Physical Registers., , , , und . J. Instruction-Level Parallelism, (2000)HyCSim: A rapid design space exploration tool for emerging hybrid last-level caches., , , , , und . DroneSE/RAPIDO@HiPEAC, Seite 53-58. ACM, (2022)Light NUCA: A proposal for bridging the inter-cache latency gap., , , , und . DATE, Seite 530-535. IEEE, (2009)ReD: A reuse detector for content selection in exclusive shared last-level caches., , , , und . J. Parallel Distributed Comput., (2019)Delaying Physical Register Allocation through Virtual-Physical Registers., , , , und . MICRO, Seite 186-192. ACM/IEEE Computer Society, (1999)