Autor der Publikation

Reducing Load-Use Dependency-Induced Performance Penalty in the Open-Source RISC-V CVA6 CPU.

, , , und . DSD, Seite 429-435. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

YodaNN: An Architecture for Ultra-Low Power Binary-Weight CNN Acceleration, , , und . (2016)cite arxiv:1606.05487.Scalable EEG seizure detection on an ultra low power multi-core architecture., , , und . BioCAS, Seite 86-89. IEEE, (2016)Energy-Efficient Hardware-Accelerated Synchronization for Shared-L1-Memory Multiprocessor Clusters., , , , , und . CoRR, (2020)μDMA: An autonomous I/O subsystem for IoT end-nodes., , , und . PATMOS, Seite 1-8. IEEE, (2017)Always-On 674uW @ 4GOP/s Error Resilient Binary Neural Networks with Aggressive SRAM Voltage Scaling on a 22nm IoT End-Node., , , , und . CoRR, (2020)A Fully Programmable eFPGA-Augmented SoC for Smart Power Applications., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 67-I (2): 489-501 (2020)DORY: Automatic End-to-End Deployment of Real-World DNNs on Low-Cost IoT MCUs., , , , , und . IEEE Trans. Computers, 70 (8): 1253-1268 (2021)Modular Design and Optimization of Biomedical Applications for Ultralow Power Heterogeneous Platforms., , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (11): 3821-3832 (2020)Dustin: A 16-Cores Parallel Ultra-Low-Power Cluster with 2b-to-32b Fully Flexible Bit-Precision and Vector Lockstep Execution Mode., , , , , , und . CoRR, (2022)CVA6 RISC-V Virtualization: Architecture, Microarchitecture, and Design Space Exploration., , , , , und . CoRR, (2023)