( en | de | ru )

 

Disambiguierung von "Song, Jaegeun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 11-b 100-MS/s Fully Dynamic Pipelined ADC Using a High-Linearity Dynamic Amplifier.

, , , , , und . IEEE J. Solid State Circuits, 55 (9): 2468-2477 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Song Song

Song Song

Song-Hak Song-Schreff

Peng Song

Song Gao

 

Weitere Publikationen von Autoren mit dem selben Namen

Home IoT device management blockchain platform using smart contracts and a countermeasure against 51% attacks., , , und . APIT, Seite 191-195. ACM, (2022)A 9-bit 500-MS/s 2-bit/cycle SAR ADC With Error-Tolerant Interpolation Technique., , , , , , und . IEEE J. Solid State Circuits, 57 (5): 1492-1503 (2022)A 4nm 1.15TB/s HBM3 Interface with Resistor-Tuned Offset-Calibration and In-Situ Margin-Detection., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2023)A 1 MS/s 9.15 ENOB Low-Power SAR ADC with Triple-Charge-Sharing Technique., , , , , , und . ISOCC, Seite 1-2. IEEE, (2020)An 11-b 100-MS/s Fully Dynamic Pipelined ADC Using a High-Linearity Dynamic Amplifier., , , , , und . IEEE J. Solid State Circuits, 55 (9): 2468-2477 (2020)A 0.5 V 10-bit 3 MS/s SAR ADC With Adaptive-Reset Switching Scheme and Near-Threshold Voltage-Optimized Design Technique., , und . IEEE Trans. Circuits Syst. II Express Briefs, 67-II (7): 1184-1188 (2020)A 4-nm 1.15 TB/s HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ Margin Detection., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 231-242 (Januar 2024)An 88.9-dB SNR Fully-Dynamic Noise-Shaping SAR Capacitance-to-Digital Converter., , , , , und . IEEE J. Solid State Circuits, 57 (9): 2778-2790 (2022)A Near-Threshold Voltage Oriented Digital Cell Library for High-Energy Efficiency and Optimized Performance in 65nm CMOS Process., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (5): 1567-1580 (2018)A Capacitively Coupled CT Δ ΣM With Chopping Artifacts Rejection for Sensor Readout ICs., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (8): 3242-3253 (2021)