Autor der Publikation

Locality-centric thread scheduling for bulk-synchronous programming models on CPU architectures.

, , , , und . CGO, Seite 257-268. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

HELLO: improved neural network architectures and methodologies for small variant calling., , , und . BMC Bioinform., 22 (1): 404 (2021)A Task-Centric Memory Model for Scalable Accelerator Architectures., , , , und . PACT, Seite 77-87. IEEE Computer Society, (2009)Capacity-Efficient Protection with Fast Recovery in Optically Transparent Mesh Networks., und . BROADNETS, Seite 290-299. IEEE Computer Society, (2004)A recurrent Markov state-space generative model for sequences., , , und . AISTATS, Volume 89 von Proceedings of Machine Learning Research, Seite 3070-3079. PMLR, (2019)Cohesion: An Adaptive Hybrid Memory Model for Accelerators., , , , und . IEEE Micro, 31 (1): 42-55 (2011)CASES 2007 guest editors' introduction., und . Des. Autom. Embed. Syst., 13 (1-2): 89 (2009)Implicitly Parallel Programming Models for Thousand-Core Microprocessors., , , , , , , , , und 4 andere Autor(en). DAC, Seite 754-759. IEEE, (2007)Rigel: A 1, 024-Core Single-Chip Accelerator Architecture., , , , , und . IEEE Micro, 31 (4): 30-41 (2011)Implementing a GPU Programming Model on a Non-GPU Accelerator Architecture., , , , , und . ISCA Workshops, Volume 6161 von Lecture Notes in Computer Science, Seite 40-51. Springer, (2010)Continuous Optimization., , , und . ISCA, Seite 86-97. IEEE Computer Society, (2005)