Autor der Publikation

A Capacitively Coupled CT Δ ΣM With Chopping Artifacts Rejection for Sensor Readout ICs.

, , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (8): 3242-3253 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 32-Gb/s Dual-Mode Transceiver With One-Tap FIR and Two-Tap IIR RX Only Equalization in 65-nm CMOS Technology., , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (8): 1567-1574 (2021)A 90.2% Peak Efficiency Multi-Input Single-Inductor Multi-Output Energy Harvesting Interface With Double-Conversion Rejection Technique and Buck-Based Dual-Conversion Mode., , , , , und . IEEE J. Solid State Circuits, 56 (3): 961-971 (2021)A 25 Gb/s Wireline Receiver With Feedforward and Feedback Equalizers at Analog Front-End., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (2): 404-408 (2022)A 16-Gb/s NRZ Receiver With 0.0019-pJ/bit/dB 1-Tap Charge-Redistribution DFE., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (3): 904-908 (März 2023)A 7ps-Jitter 0.053mm2 Fast-Lock ADDLL with Wide-Range and High-Resolution All-Digital DCC., , , , , und . ISSCC, Seite 184-595. IEEE, (2007)An on-chip soft-start technique of current-mode DC-DC converter for biomedical applications., , , und . APCCAS, Seite 500-503. IEEE, (2010)A 32 Gb/s Rx only equalization transceiver with 1-tap speculative FIR and 2-tap direct IIR DFE., , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)Effect of Providing a Web-Based Collaboration Medium for Remote Customer Troubleshooting Tasks., , , und . HCI (9), Volume 4558 von Lecture Notes in Computer Science, Seite 47-53. Springer, (2007)Low Power Cache with Successive Tag Comparison Algorithm., , , und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 599-606. Springer, (2003)A Low-Jitter Open-Loop All-Digital Clock Generator With Two-Cycle Lock-Time., , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (10): 1461-1469 (2009)