( en | de | ru )

 

Disambiguierung von "Gallo, Manuel Le"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
In-memory Realization of In-situ Few-shot Continual Learning with a Dynamically Evolving Explicit Memory.

, , , , , , , , , , , , , , , , , und . CoRR, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Antonio Gallo

Nadine Gallo

Lothar Gallo

Theophil Gallo

Marco Gallo

 

Weitere Publikationen von Autoren mit dem selben Namen

ML-HW Co-Design of Noise-Robust TinyML Models and Always-On Analog Compute-in-Memory Edge Accelerator., , , , , , , , , und . IEEE Micro, 42 (6): 76-87 (2022)Designing Circuits for AiMC Based on Non-Volatile Memories: A Tutorial Brief on Trade-Off and Strategies for ADCs and DACs Co-Design., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 71 (3): 1650-1655 (März 2024)Gradient descent-based programming of analog in-memory computing cores., , , , , , , , , und 4 andere Autor(en). CoRR, (2023)Energy Efficient In-memory Hyperdimensional Encoding for Spatio-temporal Signal Processing., , , , , , und . CoRR, (2021)Accurate Weight Mapping in a Multi-Memristive Synaptic Unit., , , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2021)Mixed-precision architecture based on computational memory for training deep neural networks., , , , , und . ISCAS, Seite 1-5. IEEE, (2018)Parallel convolution processing using an integrated photonic tensor core., , , , , , , , , und 5 andere Autor(en). CoRR, (2020)Robust High-dimensional Memory-augmented Neural Networks., , , , , , und . CoRR, (2020)HERMES-Core - A 1.59-TOPS/mm2 PCM on 14-nm CMOS In-Memory Compute Core Using 300-ps/LSB Linearized CCO-Based ADCs., , , , , , , , , und 14 andere Autor(en). IEEE J. Solid State Circuits, 57 (4): 1027-1038 (2022)Programming Weights to Analog In-Memory Computing Cores by Direct Minimization of the Matrix-Vector Multiplication Error., , , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 13 (4): 1052-1061 (Dezember 2023)